PAT-NO:

JP02003188710A

DOCUMENT-IDENTIFIER: JP 2003188710 A

TITLE:

LEVEL CONVERTER CIRCUIT

**PUBN-DATE:** 

July 4, 2003

**INVENTOR-INFORMATION:** 

NAME

COUNTRY

WATANABE, HIROSHI

N/A

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

**TEXAS INSTR JAPAN LTD** 

N/A

APPL-NO:

JP2001388907

APPL-DATE: December 21, 2001

INT-CL (IPC): H03K019/0185

# **ABSTRACT:**

PROBLEM TO BE SOLVED: To provide a bidirectional level converter circuit corresponding to high frequencies.

SOLUTION: A port A of a high voltage and a port B of a low voltage are connected by a path transistor 12, and the side of the port A is hung on a power supply voltage terminal C by parallel connected main and subswitch

circuits 21 and 22. In the case of transmitting a level converted signal from

the side of the port B to the side of the port A when the port B is changed from a low level to a high level, both the main and sub switch circuits 21 and

22 are turned on when the level of the port A increases, and the sub switch circuit 21 is turned off after the port A reaches the high level. By configuring the sub switch circuit 22 of the lower impedance than that of the

main switch circuit 21, when the level of the port A increases, the capacitance

of a load connected to the port A is charged with a large current passing through the sub switch circuit 22. When changing the port B from the high level to the low level, the sub switch circuit 22 is turned off.

COPYRIGHT: (C)2003,JPO

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-188710

(P2003-188710A)

(43)公開日 平成15年7月4日(2003.7.4)

(51) Int.Cl.<sup>7</sup>

識別記号

FΙ

テーマコード(参考)

H03K 19/0185

H03K 19/00

101B 5J056

# 審査請求 未請求 請求項の数6 OL (全 8 頁)

(21)出願番号

特願2001-388907(P2001-388907)

(22)出願日

平成13年12月21日(2001.12.21)

(71)出願人 390020248

日本テキサス・インスツルメンツ株式会社

東京都新宿区西新宿六丁目24番1号

(72)発明者 渡辺 浩

大分県速見郡日出町大字川崎字高尾4260番 地 日本テキサス・インスツルメンツ株式 会社内

(74)代理人 100102875

弁理士 石島 茂男 (外1名)

Fターム(参考) 5J056 AA32 AA33 BB01 BB17 BB51

CC00 CC21 DD13 DD26 DD27 DD28 DD51 DD55 FF08 GG06


KK01

#### (54) 【発明の名称】 レベル変換回路

## (57)【要約】

【課題】高周波に対応した双方向のレベル変換回路を提供する。

【解決手段】高電圧のボートAと低電圧のボートBの間をパストランジスタ12で接続し、ボートA側を並列接続した主及び副スイッチ回路21、22によって電源電圧端子Cに吊る。ボートBがローレベルからハイレベルに変化し、ボートB側からボートA側にレベル変換した信号を伝達する場合に、ボートAのレベルが上昇するときに主及び副スイッチ回路21、22の両方をオンさせ、ボートAがハイレベルに達した後は副スイッチ回路21をオフさせる。副スイッチ回路22は主スイッチ回路21よりも低インピーダンスに構成しておくと、ボートAのレベルが上昇する際、ボートAに接続された負荷容量が副スイッチ回路22を通った大電流で充電される。ボートBがハイレベルからローレベルに変化するときは、副スイッチ回路22はオフさせておく。



#### 【特許請求の範囲】

【請求項1】第1の論理レベルの信号が印加される第1 の端子と、

上記第1の論理レベルよりも小さな論理レベルである第 2の論理レベルの信号が印加される第2の端子と、

上記第1の端子と上記第2の端子との間に接続されたト ランジスタと、

上記第1の論理レベルに対応する電源電圧が供給される 電源端子と上記第1の端子との間に接続され、上記第1 の端子レベルに応じて導通する第1のスイッチ回路と、 上記第1の論理レベルに対応する電源電圧が供給される 電源端子と上記第1の端子との間に接続され、上記第1 の端子の論理レベルに応じて上記第1のスイッチ回路と 共に所定の期間だけ導通する第2のスイッチ回路と、

を有し、上記第1の端子から上記第2の端子の向き又は 上記第2の端子から上記第1の端子の向きに論理レベル の異なる信号を伝播可能なレベル変換回路。

【請求項2】上記第1のスイッチ回路の導通時の抵抗値 が上記第2のスイッチ回路の導通時の抵抗値よりも大き い請求項1に記載のレベル変換回路。

【請求項3】 上記第1の端子の論理レベルの変化に応じ て上記第2のスイッチ回路を一時的に導通させるための パルス信号を生成するパルス生成回路を有する請求項2 に記載のレベル変換回路。

【請求項4】上記トランジスタと上記第1及び第2のス イッチ回路とがそれぞれMOSトランジスタで構成され る請求項3に記載のレベル変換回路。

【請求項5】上記トランジスタがnMOSトランジスタ で構成され、上記nMOSトランジスタのゲート端子に 上記第2の論理レベルに応じた電源電圧よりも当該 n M 30 OSトランジスタの閾値電圧分だけ高い電圧が印加され る請求項4に記載のレベル変換回路。

【請求項6】2つの入力端子が上記第1の端子とイネー ブル信号印加端子とにそれぞれ接続されたNAND回路 と、上記第1の論理レベルに対応する電源電圧が供給さ れる電源端子と基準電圧が供給される電源端子との間に 直列に接続されたダイオードと抵抗素子とで構成される 電圧供給回路とを有し、

上記第1及び第2のスイッチ回路がそれぞれ第1及び第 2のp MOSトランジスタで構成され、

上記パルス生成回路が上記第1の論理レベルに対応する 電源電圧が供給される電源端子と上記NAND回路の出 力端子との間に直列に接続された抵抗素子とキャパシタ とで構成され、

上記第1のpMOSトランジスタのゲート端子が上記N AND回路の出力端子に接続され、上記第2のpMOS トランジスタのゲート端子が上記パルス生成回路の抵抗 素子とキャパシタとの接続中点に接続され、上記 n MO Sトランジスタのゲート端子が上記電圧供給回路のダイ オードと抵抗素子との接続中点に接続される請求項5に 50 ポートAからポートBへの信号伝達を遮断できるので、

記載のレベル変換回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はレベル変換回路の技 術分野にかかり、特に、双方向のレベル変換回路に関す る。

[0002]

【従来の技術】電子機器システムでは、「Cの集積化が 進み、それに伴い、電源電圧の低電圧化が進んでいる。 例えば、従来では5 V 単一電源で動作していたシステム でも、新しいLS I が採用されると、3.3 Vや2.5 V等の低電圧電源が必要になって来ている。更に近年の 実際のシステムでは、既存のICやシステムとインター フェイスをとるために、複数の電源電圧が混在した状態 が一般的になっている。このようなシステムでは5Vの 信号を3.3 V等の低電圧の信号にレベル変換したり、 その逆に、3.3V等の低電圧の信号を5Vにレベル変 換する必要がある。

【0003】このようなレベル変換の方法は色々あり、 また、レベル変換専用のロジックICも存在している。 【0004】図3の符号101は、従来技術のロジック ICの内部回路のうち、NチャネルMOSトランジスタ から成るパストランジスタ102を使用したレベル変換 回路の例を示している。

【0005】このレベル変換回路101では、パストラ ンジスタ102のゲート端子がダイオード103を介し て電源電圧線Cに接続されており、電源電圧線Cから印 加される電源電圧Vccによってパストランジスタ102 がオン状態にある。ソース端子から見たゲート端子の電 圧をゲート電圧Vtnとすると、ソース端子であるポート Bの電圧VBは、ドレイン端子であるポートAの電圧VA の大きさにかかわらず、ゲート端子の電圧Vsoよりもゲ ート電圧( 関値電圧) Vtnだけ電圧降下した電圧とな る。

【0006】即ち、ポートAの電圧VaがポートBの電 圧VBよりも高い限り、ポートBの電圧VBは(ゲート端 子の電圧Vso-ゲート電圧Vtn)の大きさに制限され

【0007】例えば、Vtn=1.0Vであるとし、ポー トAの電圧 $V_A$ をレベル変換して $V_B$ =3.3Vの信号を 生成する場合には、ゲート端子の電圧 Vs0を4.3 Vに すれば、ポート端子Aの電圧が3.3V以上であれば、 ポートBから3.3Vの電圧が出力される。従って、バ スのインターフェースとして5Vと3.3Vの両方の電 圧に対応しなければならない場合でも、パストランジス タ102を導通させておくことで両方の電圧に対応する ことができる。

【0008】他方、ゲート端子の電圧Vs0をGNDレベ ルにし、パストランジスタ102を遮断させることで、

3

バスの活線挿抜機能を実現するためにも有効となる。パストランジスタ102の導通抵抗を小さくすることでポートAからポートBへの信号遅延時間は無視できるほどにすることができる。

【0009】上記のレベル変換回路101は、高いレベルから低いレベルへのレベル変換は可能であるが、低いレベルから高いレベルへのレベル変換には対応していない。バスのインターフェースとして利用する場合、双方向のレベル変換を行いたい場合も多い。

【0010】図4の符号111は、それを実現するレベ 10 ル変換回路の例であり、ポートAがプルアップ抵抗115によって高電圧の電源電圧端子Dにプルアップされている他は、図3のレベル変換回路101と同じ構成である。

【0011】このレベル変換回路111でも、パストランジスタ102のゲート端子の電圧を $V_{s0}$ とすると、ポートBの電圧 $V_B$ が $V_{s0}$  —  $V_{tn}$ 以上の大きさになるとパストランジスタ102はオフ状態になり、その結果、ポートAには、プルアップ抵抗115を介して高電源電圧 $V_{CCH}$ が印加される。高電源電圧 $V_{CCH}$ が5.0Vであり、ポートBの電圧 $V_B$ が3.3Vである場合、ポートAの電圧 $V_A$ は5.0Vとなるから、3.3Vの低電圧の信号が5.0Vの高電圧の信号にレベル変換されたことになる。

【0012】このレベル変換回路111では、ボート A、B間の双方向にレベル変換が可能であるが、以下の ような欠点を有している。

【0013】(1)ポートBの電圧VBがポートAに伝達され、その結果、ポートAの電圧VAがローレベルからハイレベルに変化する場合、電圧VAの大きさが、VS0ーVtnよりも大きくなった時点で、その電圧変化は、プルアップ抵抗115の抵抗値の大きさとポートAの負荷容量の大きさによって定まる時定数で制限され、変化が遅くなる。従って、高い周波数の信号に追従することができない。

【0014】(2)ボートAの電圧Vaがローレベルにあると、プルアップ抵抗115に大きな電流が流れ続けてしまう。

【0015】(3)プルアップ抵抗115はレベル変換回路111の外付け部品であるため、余分な部品を必要と 40し、ボード面積も余分に必要となる。

## [0016]

【発明が解決しようとする課題】本発明は上記従来技術の欠点を解消するために創作されたものであり、その目的は、高い周波数の信号でも双方向にレベル変換が可能で、省電力、省スペースのレベル変換回路を提供することにある。

#### [0017]

【課題を解決するための手段】上記課題を解決するため に、本発明のレベル変換回路は、第1の論理レベルの信 50

号が印加される第1の端子と、上記第1の論理レベルよ りも小さな論理レベルである第2の論理レベルの信号が 印加される第2の端子と、上記第1の端子と上記第2の 端子との間に接続されたトランジスタと、上記第1の論 理レベルに対応する電源電圧が供給される電源端子と上 記第1の端子との間に接続され、上記第1の端子の論理 レベルに応じて導通する第1のスイッチ回路と、上記第 1の論理レベルに対応する電源電圧が供給される電源端 子と上記第1の端子との間に接続され、上記第1の端子 の論理レベルに応じて上記第1のスイッチ回路と共に所 定の期間だけ導通する第2のスイッチ回路とを有し、上 記第1の端子から上記第2の端子の向き又は上記第2の 端子から上記第1の端子の向きに論理レベルの異なる信 号を伝播可能である。本発明においては、上記第1のス イッチ回路の導通時の抵抗値が上記第2のスイッチ回路 の導通時の抵抗値よりも大きいことが好ましく、更に は、上記第1の端子の論理レベルの変化に応じて上記第 2のスイッチ回路を一時的に導通させるためのパルス信 号を生成するパルス生成回路を有することが好ましい。 また、本発明においては、上記トランジスタと上記第1 及び第2のスイッチ回路とがそれぞれMOSトランジス 夕で構成されることが好ましく、更には上記トランジス タがnMOSトランジスタで構成され、上記nMOSト ランジスタのゲート端子に上記第2の論理レベルに応じ た電源電圧よりも当該nMOSトランジスタの閾値電圧 分だけ高い電圧が印加されることが好ましい。更には、 2つの入力端子が上記第1の端子とイネーブル信号印加 端子とにそれぞれ接続されたNAND回路と、上記第1 の論理レベルに対応する電源電圧が供給される電源端子 と基準電圧が供給される電源端子との間に直列に接続さ れたダイオードと抵抗素子とで構成される電圧供給回路 とを有し、上記第1及び第2のスイッチ回路がそれぞれ 第1及び第2のpMOSトランジスタで構成され、上記 パルス生成回路が上記第1の論理レベルに対応する電源 電圧が供給される電源端子と上記NAND回路の出力端 子との間に直列に接続された抵抗索子とキャパシタとで 構成され、上記第1のpMOSトランジスタのゲート端 子が上記NAND回路の出力端子に接続され、上記第2 のpMOSトランジスタのゲート端子が上記パルス生成 回路の抵抗素子とキャパシタとの接続中点に接続され、 上記nMOSトランジスタのゲート端子が上記電圧供給 回路のダイオードと抵抗素子との接続中点に接続される されることが好ましい。

【0018】本発明は上記のように構成されており、基準電位をグランド電位と同じ電位であるローレベルの信号とすると、第1及び第2の論理レベルに応じた電源電圧は正電位又は負電位となり、第1、第2の端子は、それぞれ論理レベルの異なるハイレベルとローレベルからなる2値の信号の伝達経路となる。

0 【0019】第1の端子と第2の端子との間にはトラン

ジスタが設けられており、トランジスタをオフさせると 両端子間が遮断され、オンすると接続される。

【0020】上記トランジスタがMOSトランジスタである場合は、ソース端子を低電圧側の第2の端子に接続し、ドレイン端子を高電圧側の第1の端子に接続し、ゲート端子にソース端子を基準として閾電圧以上の電圧が印加されるように構成すると、ドレイン端子の電圧はソース端子の電圧に追随して変化するので、ソース端子に第2の論理レベルの信号が印加されたときに、ドレイン端子にはそれよりも高い論理レベルである第1の論理レーベルの信号が現われるようにすることができる。

【0021】第2の端子の電位を基準電位から第2の論理レベルに応じた電源電圧に変化させる場合は、第1及び第2のスイッチ回路に供給する電源電圧を第1の論理レベルに応じた電源電圧の電位まで変化する。この場合、第1の端子の電位が変化し始めるときに、第2のスイッチ回路を所定期間導通させると、第1の端子に電源電圧から大電流が供給されるので、第1の端子に接続された負荷容量が素早く充電され、変化の早い電圧波形を得ることができる。

【0022】それとは逆に、第2の端子の電位を第2の 論理レベルに応じた電源電圧から基準電位に変化させる ことで、第1の端子の電位を第1の論理レベルに応じた 電源電圧から基準電位に変化させる場合は、第2のスイ ッチ回路をオフさせておくことで、第2の端子の電位を 変化させる回路の負担を減少させることができる。

[0023]

【発明の実施の形態】図1の符号2は、本発明の一例のレベル変換回路を示している。このレベル変換回路2は、NチャネルMOSトランジスタから成るパストラン 30ジスタ12と、ダイオード13と、抵抗素子14と、バッファ回路23と、パルス生成回路24と、主スイッチ回路21と、副スイッチ回路22とを有している。

【0026】パストランジスタ12のドレイン端子とソース端子はそれぞれ第1のポートであるポートAと、第2のポートであるポートBに接続されている。

【0027】主及び副スイッチ回路21、22は、一端 50 レベルB"とすると、

が、それぞれ電源電圧端子Cに接続され、他端がポート Aに接続されている。

【0028】バッファ回路23の入力端子も、ポートAに接続されている。バッファ回路23の出力端子は、主スイッチ回路21に直結されると共に、パルス生成回路24を介して副スイッチ回路22に接続されている。【0029】バッファ回路23は入力された信号の電圧の大きさを変更せず、インピーダンス変換して出力する。従って、バルス生成回路24と主スイッチ回路21には、ボートAの電圧Vaと同じ大きさの電圧が入力される。

【0030】主及び副スイッチ回路21、22は、主スイッチ素子28と副スイッチ素子29をそれぞれ有している。主及び副スイッチ素子28、29は、入力される電圧がローレベルのときにオフし、ローレベルよりも大きい所定電圧でオンするように構成されている。

【0031】例えば、ポートAが入力側、ポートBが出力側であり、ボートAの電圧VAがローレベルにあるときには、主及び副スイッチ素子28、29は両方ともオフ状態にある。パストランジスタ12のゲート端子に印加される電圧は、パストランジスタ12の関電圧よりも大きいため、この状態ではパストランジスタ12はオンしており、パストランジスタ12によってボートBはボートAに接続され、グラウンド電位になる。即ち、ボートAの電圧VAがローレベルのときは、ボートBの電圧VBもローレベルとなる。

【0032】それとは逆に、ポートBが入力側、ポートAが出力側であり、ポートBの電圧 $V_B$ がローレベルであるときもパストランジスタ12はオンし、その結果、ポートAの電圧 $V_A$ はローレベルとなる。このときも主及び副スイッチ素子28、29は両方ともオフ状態である。

【0033】次に、ポートBが入力側、ポートAが出力側であり、ポートBの電圧VBがローレベルにある状態からハイレベルに変化する場合を説明する。

【0034】ここで、ボートA側のハイレベルの電圧 (第1の電圧)と、ボートB側のハイレベルの電圧(第2 の電圧)は、共に正電圧であり、ボートA側のハイレベルの電圧の方がボートB側のハイレベルの電圧よりも高いものとする。

【0035】また、ポートA側のハイレベルの電圧は、この実施例では電源電圧端子Cに印加される電源電圧VccH及びポートA側のハイレベルの電圧は5Vである。

【0036】それに対し、ポートB側のハイレベルの電圧は、ポートA側の側のハイレベルの電圧よりも低く、例えば3.3Vである。

【0037】要するに、ハイレベルにあるときのポート A, Bのレベルをそれぞれ、"ハイレベルA", "ハイ レベルB" とすると 7

(ハイレベルAの電圧) > (ハイレベルBの電圧)であり、パストランジスタ12のゲート端子の電圧 $V_{50}$ は、パストランジスタ12の関電圧を $V_{tn}$ とすると、 $V_{50}$ =ハイレベルBの電圧+ $V_{tn}$ の電圧が印加される。 【0038】ポートBの電圧 $V_{B}$ がローレベルからハイレベルBに上昇する場合、パストランジスタ12のドレイン端子の電圧、即ちポートAの電圧 $V_{4}$ は、ソース端子の電圧、即ちポートBの電圧 $V_{6}$ の上昇と共に上昇する。

【0039】上昇中のボートAの電圧Vaは、バッファ回路23を介して主スイッチ回路21に直接入力されており、ボートAの電圧Vaがローレベルを超え、ハイレベルBの電圧以下の所定電圧値に達すると、主スイッチ素子28がオンする。

【0040】ポートAの電圧Vaは、バッファ回路23を介してパルス生成回路24にも入力されている。

【0041】このパルス生成回路24はワンショットパルスジェネレータであり、入力される電圧が主スイッチ素子28をオンさせるまで上昇すると、副スイッチ素子29をオンさせるパルス電圧を出力する。

【0042】従って、ポートAの電圧Vaが上昇すると きには、主スイッチ素子28と副スイッチ素子29は同 時にオンする。

【0043】主及び副スイッチ回路28、28内には、それぞれ主及び副スイッチ素子28、29と直列接続された主及び副抵抗素子26、27が設けられており、電源電圧端子CとポートAとの間は、直列接続回路によって接続されている。

【0044】従って、主及び副スイッチ回路28、29が両方とも同時に導通した状態では、ボートAは、主及 30び副スイッチ回路28、29の両方によって電源電圧端子Cに接続されるため、ボートAには、電源電圧端子Cから主抵抗索子26を通って流れる主電流 I1と、副抵抗索子27を通って流れる副電流 I2の両方が供給される。

【0045】その結果、ボートAに接続されている負荷容量が主電流  $I_1$ と副電流  $I_2$ とによって充電されるため、ボートAの電圧 $V_A$ は急速に上昇し、ボートBの電圧 $V_B$ の大きさを超え、ハイレベルAの電圧に速やかに到達する。

【0046】パルス生成回路24内には時定数回路が設けられており、パルス生成回路24は、副スイッチ素子29を導通させる電圧を出力した後、一定時間が経過しすると、副スイッチ素子29をオフさせる。

【0047】このとき、ポートAの電圧VAは既にハイレベルAの大きさに到達しており、バッファ回路23からはポートAの電圧VAと同じ大きさの電圧が出力され続けているため、主スイッチ素子28はオン状態を維持する。

【0048】この状態では、ポートAは、主スイッチ回 50 ートAの電圧Vaに追随する。

路21によって電源電圧端子Cに接続されており、電源電圧端子Cから印加される電源電圧VccnによってボートAのハイレベルAが維持される。ボートAの電圧VaがハイレベルAである場合には、主抵抗素子26には電流は流れない。

【0049】次に、ポートBがハイレベルBにある状態からローレベルに変化する場合を説明する。

【0050】ボートBがハイレベルBにあり、ボートAがハイレベルAで安定している状態では、副スイッチ回路22はオフしており、主スイッチ回路21だけがオン状態にある。

【0051】ボートBの電圧VBが低下し始めると、それに伴い、ボートAの電圧VAも低下し始めるが、ボートAの電圧VAがハイレベルB以下の所定電圧値に到達するまでは、主スイッチ回路21がオン状態を維持する。

【0052】その結果、ポートAの電圧VAが低下し始めることにより、主抵抗累子26の両端に電位差が生じ、主抵抗累子26に主電流 I 1が流れ始める。また、ポートAの電圧VAの低下により、負荷容量が放電を開始するため、その放電電流と主抵抗素子26に流れる主電流 I 1とは、バストランジスタ12を通って、ボートBを駆動する回路に流入する。

【0053】主抵抗素子26の抵抗値は、副抵抗素子27の抵抗値よりも大きく設定されているため、主抵抗素子26に流れる主電流 I:は、副電流 I2に比べて無視できるほど微少である。従って、ポートBを駆動する回路は負荷容量の放電電流を扱うだけで済み、流駆動能力が低くてもポートAの電圧Vaは速やかに低下する。

【0054】ポートAの電圧VAが低下し、主スイッチ 素子28がオフすると、主電流 I1は流れなくなるため、ポートAは一層速やかにローレベルになる。

【0055】次に、ポートAが入力側、ポートBが出力側であり、ポートAの電圧VAがローレベルからハイレベルAに変化する場合を説明する。

【0056】ボートAがローレベルからハイレベルAに変化する場合は、ボートAの電圧VAが所定電圧以上に上昇したときに、主及び副スイッチ素子28、29が同40時に導通し、ボートAは主及び副スイッチ回路28、29の両方によって電源電圧端子Cに接続される。従って、ボートAには、主及び副抵抗素子26、27を通って流れる主及び副電流 I1、I2の両方が供給され、電圧上昇が加速される。

【0057】パルス生成回路24により、一定時間が経過した後、副スイッチ素子29がオフされる。このときにはポートAは既にハイレベルAに到達している。

【0058】ボートAの電圧VaがハイレベルAからローレベルに変化するときは、ボートBの電圧Vaは、ボートAの電圧Vaに追随する

【0059】図2の符号3は、図1のレベル変換回路2 を具体化したレベル変換回路であり、主及び副スイッチ 回路21、22を、PチャネルMOSトランジスタで構 成し、主及び副スイッチ素子28、29のスイッチ機能 をトランジスタのオン/オフで行わせ、主及び副抵抗素 子26、27の電流制限機能を、MOSトランジスタの 内部抵抗に行わせている。

【0060】また、バッファ回路23はNAND素子3 3で構成し、その一方の入力端子をポートAに接続し、 他方の入力端子をEN端子に接続し、EN端子にハイレ 10 ベルBの電圧を印加しておけば、ポートAの電圧が反転 して出力される。

【0061】この場合、ポートAの電圧VAがローレベ ルからハイレベルAに上昇するとき、又はハイレベルA からローレベルに低下するときには、NAND素子33 の閾電圧を超えた時点で、NAND素子33の出力電圧 は、ハイレベルAとローレベルとの間で反転する。

【0062】主及び副スイッチ素子28、29はPチャ ネルMOSトランジスタであるからNAND素子33か らローレベルの電圧が出力されたときに導通する。

【0063】パルス生成回路24は、時定数抵抗34と コンデンサ35の直列接続回路によって構成されてお り、その直列接続回路の両端のうち、時定数抵抗34側 が電源電圧端子Dに接続され、電源電圧Vccnが印加さ れている。コンデンサ35側の端子はNAND素子33 の出力端子に接続されている。

【0064】NAND素子33の出力端子は、主スイッ チ回路21のPチャネルMOSトランジスタ31のゲー ト端子に直結されると共に、コンデンサ35と時定数抵 抗34の直列接続回路のコンデンサ35側の一端に接続 30 されている。

【0065】コンデンサ35と時定数抵抗34とが接続 された接続点を符号Mで表すと、NAND素子33の出 力端子の電圧がハイレベルAからローレベルに変化した 場合に、主スイッチ回路21のPチャネルMOSトラン ジスタ31のゲート端子の電圧と、接続点Mの電圧は、 瞬時にローレベルになる。

【0066】従って、主及び副スイッチ回路21、22 の両方のPチャネルMOSトランジスタ31、32は同 時にオンし、その後、時定数抵抗34を通った電流でコ 40 回路の例 ンデンサ35が充電され、接続点Mの電圧が上昇し、副 スイッチ回路22のPチャネルMOSトランジスタ32 がオン状態を維持できなくなると、主スイッチ回路21 のPチャネルMOSトランジスタ31はオンを維持した 状態で、副スイッチ回路22のPチャネルMOSトラン ジスタ32がオフする。

【0067】主スイッチ回路21のPチャネルMOSト ランジスタ31には小面積のトランジスタが用いられて おり、内部抵抗が大きくなっている。副スイッチ回路2 2のPチャネルMOSトランジスタ32は、大面積のト 50 2、3……レベル変換回路

ランジスタが用いられており、内部抵抗が小さくなって いる。従って、主及び副スイッチ回路21、22の両方 のPチャネルMOSトランジスタ31、32が導通した 状態では、主として副スイッチ回路22のPチャネルM OSトランジスタ32に電流が流れ、そのMOSトラン ジスタ32がオフした後は、ほとんど電流は流れなくな

1.0

【0068】図4は、このレベル変換回路3のポートB を入力側、ポートAを出力側とし、低い電圧の信号を高 い電圧の信号に変換した場合の電圧Va、VBの波形変化 を示すグラフである。出力側であるポートAの電圧VA は、入力側であるポートBの電圧VBにの電圧波形に対 し、ほぼ完全に追従している。

【0069】図5は、それとは逆に、ポートAを入力側 とし、ポートBを出力側として高い電圧を低い電圧に変 換した場合の電圧Va、VBの波形変化である。この場 合、EN端子にローレベルの信号を印加し、主及び副ス イッチ回路21、22をオフさせておいても、波形に変 化はない。

【0070】なお、上記はローレベルがグラウンド電 20 位、ハイレベルA、B及び電源電圧Vcc、Vccnが正電 圧の場合について説明したが、ハイレベルA、B及び電 源電圧Vcc、VccHが負電圧の場合についても本発明は 含まれる。その場合は、

(ハイレベルAの電圧) < (ハイレベルBの電圧) < (グラウンド電位)

である。

【0071】また、上記例では、パストランジスタ12 や主及び副スイッチ回路21、22にMOSトランジス タを使用した場合について説明したが、本発明はバイポ ーラトランジスタの他、種々のスイッチ素子を使用する ことも可能である。

[0072]

【発明の効果】省電力、省スペースの回路で双方向のレ ベル変換が可能になる。

【図面の簡単な説明】

【図1】本発明の一例のレベル変換回路の回路ブロック

【図2】そのブロック図を具体化した場合のレベル変換

【図3】従来技術の片方向レベル変換回路

【図4】従来技術の両方向レベル変換回路

【図5】本発明のレベル変換回路の電圧波形を示すグラ フ(高電圧側のポートが入力側の場合)

【図6】本発明のレベル変換回路の電圧波形を示すグラ フ(低電圧側のポートが入力側の場合)

【符号の説明】

A……第1のポート


B……第2のポート


1 1

12……パストランジスタ 21……主スイッチ回路


22……副スイッチ回路







【図5】



【図6】

